为了提高横向功率器件的击穿性能以满足日益增长的设计需求,人们针对横向功率器件的漂移区进行了诸多优化。在这些技术中,漂移区横向变掺杂技术（Variation of Lateral Doping,VLD）是能够获得完全均匀表面电场的技术之一,且被认为是最成熟的技术。然而在实际制造过程中,横向变掺杂器件往往会面临一些实际问题。例如,由退火导致的漂移区纵向掺杂不均匀的影响以及由器件版图所带来的三维曲率效应的影响等等。这些非理想的状况会使得器件的击穿性能迅速恶化。但是由于直接对非理想情况下的器件建立模型尤为困难,因此研究者们难以研究这些器件的击穿机制并给出其优化方案。因此,本文围绕漂移区变掺杂器件的二维和三维耐压模型及其优化进行深入研究。首先,本文将一维掺杂分布耐压模型扩展到二维掺杂分布。继而,将版图三维曲率效应考虑进模型推导中,将耐压理论由二维扩展至三维耐压理论。在所建理论模型的指导下,从技术上提出一种新型的三维表面电场均匀化技术,通过优化漂移区三维杂质分布,完全消除版图形状导致的电场集中现象,从而获得最佳的器件性能。最终,在工艺方面,提出给定工艺条件下得到VLD区域掩膜版参数的新方法,并给出横向变掺杂器件制备的可行方案。1.提出等效衬底电势的新建模方法,建立了具有x、y方向任意变掺杂漂移区横向功率器件二维耐压模型。首先,利用等效衬底电势的方法将漂移区中耗尽电荷对漂移区势场的影响等效为衬底电压对势场的影响。该方法可以将二维泊松方程简化为拉普拉斯方程,从而大幅降低直接求解二维泊松方程的难度。利用简化后的拉普拉斯方程以及边界条件可以推导得到漂移区任意变掺杂横向功率器件的耐压模型。根据建立的耐压模型,给出RESURF优化判据,该判据下的器件可获得横向击穿最优时的表面掺杂分布,且适用于具有任意掺杂分布器件的优化设计。针对该耐压模型的研究将耐压理论由一维掺杂分布扩展到了二维掺杂分布。2.给出新的三维耐压理论,建立具有r、y方向任意变掺杂漂移区横向功率器件三维耐压模型。通过电场近似叠加的方法,利用三维泊松方程建立了柱坐标系下的变掺杂器件的耐压模型。实验结果、仿真结果和模型解析结果的一致性验证了所建立模型的准确性。理论模型以及仿真结果说明漂移区掺杂分布以及曲率半径对器件耐压性能的影响,并给当曲率半径减小时,击穿电压急剧下降转折点处的器件结构参数,从而为器件的设计提供理论指导。同时,研究三维版图曲率效应对该器件的比导通电阻和BFOM（Baliga’s Figure Of Merits）值的影响。研究表明,通过优化器件漂移区浓度分布,可以使得以漏为中心结构的BFOM值达到二维结构BFOM最优值,而以源为中心结构的BFOM值则难以通过优化来抑制三维版图曲率效应带来的不良影响。针对该耐压模型的研究将变掺杂器件中的二维耐压理论扩展至三维。3.提出一种三维表面场均匀化新技术。该技术利用三维泊松方程以及器件漂移区电场完全均匀的假设推导得到,且可以自适应曲率变化。针对2D/3D VLD器件击穿特性的研究表明,3D VLD技术下的器件表面电场不论曲率半径如何变化,它都保持均匀分布,因此,3D VLD器件击穿电压相比于2D VLD器件提高18%(@rin=2μm)。同时,3D VLD器件相比于2D VLD器件具有更小的比导通电阻,更大的饱和漏电流,更高的跨导,更高的开态击穿电压,并延缓了“准饱和现象”。其BFOM值在rin=2μm时为2D VLD器件BFOM值的2.3倍。因此,3D VLD技术可以在完全抑制三维版图曲率效应的同时具有更好的开态特性以及具有更好的击穿电压和导通电阻的折中关系。同时,该技术在模拟功率电路的应用中更具有优势。4.给出一项新的VLD工艺参数设计方法,设计三维变掺杂器件的工艺方案。首先,利用扩散方程给出制备3D VLD区域所需掩蔽层的窗口阵列信息,并通过工艺仿真软件对所设计的VLD器件的工艺流程进行了仿真验证。其次,利用Matlab软件开发最小二乘法的Minivld软件。该软件可以根据给定的工艺条件以及工艺参数提供制备VLD区域的窗口阵列信息,并具有良好的人机交互界面。工艺仿真结果表明了该软件在设计VLD区域工艺参数/条件上的精准性和可行性。相比于传统设计方法,该软件考虑了更多的工艺参数的影响,包括:杂质类型、退火时间和温度、光刻最小精度,可以为工艺设计者们提供更全面且人性化的设计方案。最后,研究关键工艺参数对VLD器件击穿特性以及导通特性的影响。研究表明,为了改善器件击穿电压与导通电阻之间的折中关系,在其他工艺条件确定时,应当尽可能地增加退火时间,且在不降低器件击穿电压的情况下尽可能地增加漂移区的注入剂量。
基本信息
| 题目 | SOI横向功率器件漂移区三维掺杂优化技术研究 |
| 文献类型 | 博士论文 |
| 作者 | 杨可萌 |
| 作者单位 | 南京邮电大学 |
| 导师 | 郭宇锋 |
| 文献来源 | 南京邮电大学 |
| 发表年份 | 2020 |
| 学科分类 | 信息科技 |
| 专业分类 | 无线电电子学 |
| 基金 | 国家自然科学基金,江苏省自然科学基金,江苏省普通高校研究生科研创新计划项目 |
| 分类号 | TN386 |
| 关键词 | 绝缘体上硅,横向变掺杂,耐压理论,三维版图曲率效应 |
| 总页数： | 139 |
| 文件大小： | 9458K |
论文目录
| 摘要 |
| Abstract |
| 专用术语注释表 |
| 第一章 绪论 |
| 1.1 横向功率器件耐压技术研究进展 |
| 1.1.1 漂移区横向杂质优化技术 |
| 1.1.2 漂移区纵向杂质优化技术 |
| 1.1.3 漂移区三维耐压技术 |
| 1.2 横向功率器件耐压模型研究进展 |
| 1.2.1 横向功率器件一维耐压理论 |
| 1.2.2 横向功率器件二维耐压理论 |
| 1.2.3 横向功率器件三维耐压理论 |
| 1.3 器件工艺技术研究进展 |
| 1.4 本文的主要工作 |
| 第二章 变掺杂漂移区横向功率器件二维耐压模型 |
| 2.1 任意变掺杂SOI横向功率器件势场模型 |
| 2.1.1 等效衬底电势法 |
| 2.1.2 漂移区势场分布模型 |
| 2.1.3 掺杂分布对表面电场的影响 |
| 2.2 任意变掺杂SOI横向功率器件击穿电压模型 |
| 2.2.1 漂移区全耗尽情况 |
| 2.2.2 漂移区不全耗尽情况 |
| 2.2.3 掺杂分布对击穿电压的影响 |
| 2.3 任意变掺杂SOI横向功率器件结构优化判据 |
| 2.3.1 表面电场完全均匀判据 |
| 2.3.2 表面电场非全均匀判据 |
| 2.4 本章小结 |
| 第三章 变掺杂漂移区横向功率器件三维耐压模型 |
| 3.1 柱坐标系下变掺杂SOI横向功率器件势场模型 |
| 3.1.1 柱坐标系下三维泊松方程降维 |
| 3.1.2 漂移区势场分布模型 |
| 3.1.3 掺杂分布以及曲率半径对电场的影响 |
| 3.2 柱坐标系下变掺杂SOI横向功率器件击穿电压模型 |
| 3.2.1 以漏为中心的结构击穿电压模型 |
| 3.2.2 以源为中心的结构击穿电压模型 |
| 3.2.3 掺杂分布对器件击穿特性的影响 |
| 3.2.4 曲率半径对器件击穿电压的影响 |
| 3.3 柱坐标系下变掺杂SOI横向功率器件导通电阻 |
| 3.3.1 导通电阻模型 |
| 3.3.2 三维版图曲率效应对导通电阻的影响 |
| 3.3.3 三维版图曲率效应对BFOM值的影响 |
| 3.4 本章小结 |
| 第四章 三维表面电场均匀化技术 |
| 4.1 三维版图曲率效应的横向功率器件优化设计 |
| 4.1.1 以源为中心结构下的横向变掺杂技术 |
| 4.1.2 以漏为中心结构下的横向变掺杂技术 |
| 4.2 考虑三维版图曲率效应的横向变掺杂器件关态特性 |
| 4.2.1 3DVLD器件的电场分布 |
| 4.2.2 3DVLD器件的击穿电压 |
| 4.3 考虑三维版图曲率效应的横向变掺杂器件开态特性 |
| 4.3.1 3DVLD器件转移特性曲线 |
| 4.3.2 3DVLD器件输出特性曲线 |
| 4.4 考虑三维版图曲率效应的横向变掺杂器件导通电阻和BFOM值 |
| 4.4.1 3DVLD器件比导通电阻 |
| 4.4.2 3DVLD器件BFOM值 |
| 4.5 本章小结 |
| 第五章 横向变掺杂工艺设计 |
| 5.1 VLD横向功率器件工艺设计 |
| 5.1.1 掩膜版参数设计 |
| 5.1.2 以源为中心3DVLD横向功率器件工艺流程仿真 |
| 5.1.3 以漏为中心3DVLD横向功率器件工艺流程仿真 |
| 5.2 最小二乘法下VLD横向功率器件工艺设计 |
| 5.2.1 最小二乘法下的Minivld软件开发 |
| 5.2.2 利用Minivld软件的工艺设计 |
| 5.2.3 利用Minivld软件的2D/3D VLD区域工艺设计 |
| 5.3 VLD横向功率器件工艺器件联合仿真 |
| 5.3.1 2D/3DVLD横向功率器件性能 |
| 5.3.2 工艺条件对器件击穿特性影响 |
| 5.3.3 工艺条件对器件导通电阻影响 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 附录1 攻读博士学位期间撰写的论文 |
| 附录2 攻读博士学位期间申请的专利 |
| 附录3 攻读博士学位期间参加的科研项目 |
| 致谢 |
相似文献
| [1]行扫描驱动高压SOI横向功率器件与电路特性研究[D]. 梁涛.电子科技大学2016 |
| [2]高压SOI器件耐压模型与槽型新结构[D]. 胡夏融.电子科技大学2013 |
| [3]高压低导通电阻SOI器件模型与新结构[D]. 范杰.电子科技大学2013 |
| [4]SOI横向绝缘栅双极型晶体管新结构设计及其性能研究[D]. 田涛.南京邮电大学2020 |
| [5]打破硅极限新型功率MOSFET设计及关键技术[D]. 曹震.西安电子科技大学2019 |
| [6]新型横向功率器件及利用高K介质的终端结构的研究[D]. 李欢.电子科技大学2018 |
| [7]新型横向功率器件的研究及高K介质在耐压层中的应用[D]. 邓菁.电子科技大学2018 |
| [8]薄层SOI高压LDMOS器件模型与特性研究[D]. 王卓.电子科技大学2015 |
| [9]SOI像素探测器结构设计与特性研究[D]. 兰昊.哈尔滨工程大学2018 |
| [10]SOI横向功率器件侧向耐压技术及新结构研究[D]. 姚佳飞.南京邮电大学2016 |